132: 350亿美元大并购后聊 EDA｜两位芯片工程师的全面科普：壁垒、AI 加速、国产机会

大家好 ， 欢迎收听 《 晚点聊 》。 我是本期主播邱豪 ， 今天的主题是 EDA，由 EDA 三巨头之一的新思科技支持播出 。AI 需要算力 ， 需要 GPU，而能设计出 GPU 芯片的 ，其实是一套看不见的软件工具 ，也就是 EDA。EDA 处于整个芯片产业链最上游的环节 ， 它的市场非常集中， 基本被三巨头所垄断 。

近期因为一些非市场的因素 ，EDA 也受到了前所未有的关注 。 上个月行业里还有一件很大的事 ： 新思完成了对安似科技 350 亿美元的收购 ， 这是整个行业有史以来最大规模的并购 ，也帮新思补齐了 " 系统级仿真 " 的能力 。

本期我将和 《 晚点 》 科技组的曼祺一起 ， 跟两位一线资深芯片工程师 —— 温戈和歪睿老哥一起聊聊 EDA，他们分别来自一家国际芯片设计大厂和一家国产芯片公司 。

我们会聊到 EDA 为何重要 ，EDA 公司的商业模式和发展方式是什么样的 ， 大模型给 EDA 带来了什么变化 ，以及国产 EDA 的机会在哪 。

Hello 大家好 ， 我是温戈 。 我目前就职于某国际大厂 ， 主要是做芯片设计 。 目前我已经成功参与多款高性能 ， 包括 CPU、GPU 的设计服务 ， 同时我也在芯片测试领域也有一些经验 。

目前我是在上海市科普作家协会担任会员 ， 同时也是中国计算机学会会员 。 我的主要创作方向就是包括科技热点的解读 、 芯片的科普 、 技术分享 ， 还有职场等内容 。

然后目前已经出版了一部作品 ， 叫 《 了不起的芯片 》。 谢谢大家 。

大家好 ， 我是歪睿老哥 。 我是个资深的芯片架构师 ，并且喜欢写作 。 我最近出版了一本新书 《 芯术 ： 算力驱动架构变革 》， 谢谢大家 。

对 ， 两位好 。 然后 EDA 其实对于芯片行业来说是非常重要的一个 ， 我们之前经常说它是一个 " 卡脖子 " 的一个领域 。

但是我想知道两位如果向不懂芯片的朋友去介绍 ， 会怎么说 ？ 怎么介绍 EDA 软件 ？ 然后为什么看不见的 EDA 会影响到我们的手机 、AI、 汽车 ， 甚至于方方面面 ？

对 ， 我觉得大家可能都听过一个比喻 ， 就是很多人会把芯片比作一座城市 ， 对吧 ？ 如果你把它打开 ， 会发现里边的电路结构非常的精密 。

来把这个简化一点 ： 把它比作一个摩天大楼 。 我举个例子 ， 比如上海的中兴大厦 ， 我们可以把新大楼的整个设计过程比作建造一个现代的摩天大楼 。

想建造摩天大楼 ， 你光有钢筋 、 水泥和你天才的建筑师 ， 这些是不够的 。 你还需要工具 。 对于芯片来说 ， 就是一套无比精密的设计工具和施工蓝图 ， 对吧 ？EDA 软件就是设计并且验证这些纳米级的电子大厦的笔 、 尺 、 计算器 ， 还有施工图 。

它决定了什么呢 ？ 就是决定了说你的芯片或者你的大楼能不能造出来 ， 造得好不好 ， 造得快不快 ， 这三个问题 。

从上个世纪 80 年代 ， 就在那会儿 ， 可能还没有这些 EDA 软件 。 那个时候芯片设计就是用手画的 。 我前两天才看那个黄仁勋的传记 ， 它里面有提到这一点 ， 就是说他当时就讲自己怎么用手去画当时的电路图 。

那会儿可能晶体管还没有那么多 ， 可能几百个 、 几千个 ， 还画得来 。 但是现在已经成百亿 、 上千亿了 ， 就是已经超出了手画的范围 。

所以说我们这一代工程师没有过过苦日子 ， 我们生来就是有 EDA 的 ，但那个时候不是 。 所以说再回到这三个问题 ： 能不能造出来 ？

我觉得你没有 EDA 的话 ， 你想设计这个成百上千亿的晶体管是不可能的 。 你再好的芯片设计的想法 ， 都没有变法变成可制造的精确的图纸 。

第二个问题是说 ， 造得好不好 ？ 其实 EDA 它直接影响了芯片的性能 、 它的功耗和它的面积 。 这三点就对应的说 ， 你的芯片跑得快不快 ， 你的功耗大 ， 它省不省电 。

然后你的面积呢 ， 就直接牵扯到了成本 ， 对吧 ？ 然后还有一个是可靠性 ， 它稳不稳 。 所以说手机里面的续航 、AI 的计算速度 ， 然后汽车的安全 ，其实都根植在 EDA 这一块 。

最后就是造得快不快 。 你想 ， 上百亿的晶体管你用手画得了 ， 画到什么时候 ？ 但是有 EDA 就不一样了 ， 就是你用手画已经远超人力 ， 这个是不可想象的 。

但是 EDA 它的自动化程度 ， 直接决定了我们创新的速度 。 虽然说我们看不见 EDA，但是呢 ，也正是因为这套 EDA 工具 ，在幕后定义了所有电子产品的天花板 。OK， 可能对于普通人你不知道 EDA，但是对我们芯片设计工程师来讲 ， 我们看 EDA 工具的时间 ， 可能比每天玩手机的时间还多 。

讲到这里呢 ， 我想到了 EDA 的起源 ，其实就是一位热爱音乐的技术专家 ——Aart 博士 。他在 1986 年搞出了一个划时代的东西 ： 逻辑综合技术 。

然后他也创立了新思科技 。 这个技术其实也是让芯片设计进入到了自动化设计 ，也就是我们常说的 EDA 时代 。

它也一定程度上延续了摩尔定律的发展 。

对 ， 我作为一个芯片设计师吧 ，EDA 工具是每天都要接触的必要的部分 。 它就相当于人生的那个工具 ， 你没有它时间上吃不了饭 。

所以 EDA 相当于我们吃饭的筷子 ，EDA 也相当于我们整个比如开车用的方向盘 。 作为整个芯片设计工程来说 ， 从最前端的设计 ， 包括代码的仿真 ， 包括芯片的综合 、 芯片的验证 ， 都需要整个 EDA 工具从头到尾来实现 。

因为人是没有办法精确来摆放每个晶体管电路的 ， 所以只能依靠 EDA 工具这根拐杖 ， 来帮助我们达到从最初的 ， 我想 4004 那个时候是 2700 个晶体管 。

然后我们现在的 GPU 是多少呢 ？ 是大约有 10 亿 ， 甚至是百亿级的晶体管 。 这么多的晶体管已经远超于我们人类所能想象或者是人能控制的 。

所以呢 ， 我们必须得有个工具来帮助我们把这么多的晶体管 ， 能摆放在手指甲盖大小的这么一个区域里面 。EDA 工具正是这种作用 。

对 ， 温戈老师刚刚其实也已经做过一个比喻嘛 ， 就是关于 EDA 整体的一个比喻 。 然后我想 ， 如果我们再细化一下， 就是把它拆到更气氛那些环节 ， 还是用盖大楼或者说装修房子这个来做比喻 。

架构设计 、 验证和后端 ， 它们各自都在做些什么 ？

不说建造大楼 ， 我们就再来说装修一个房子 。 因为建造城市或者大楼大家没有经验 ，但是呢 ， 如果装修房子 ， 我相信很多人都有经验 。

首先 ， 我们做芯片的架构设计 ， 就相当于我们的业主和设计师 ， 我们一起敲定整个房子的建造或者装修的清单 ， 对吧 ？

那你核心任务是什么 ？ 在芯片这里就是说要干什么和怎么干 。 那我举个例子 ， 业主说我要什么三居室 ， 然后我要两个卫生间 ， 那我要实现那个全屋的智能 。

那风格呢 ， 可以是中式复古或者欧式风格 。 那我们就是设计师要根据这些要求去绘制一个户型的这样的一个规划图 ， 对吧 ？

那好 ， 我的三居室 ， 那我们在到芯片这里算什么 ？ 那可能说我的几室几厅这种格局 ， 那其实就是我们芯片它的核心数 ， 或者说我们的缓存大小 ， 对吧 ？

那我家里的这种水啊 、 电啊 、 网络的这种容量设计 ， 那可能就是我们总线的带宽和内存接口 。

那假如说我们又要想实现什么全屋智能 ， 然后这种呢 ， 就相当于说我们要在芯片里面规划一个加速单元 ， 大概是这样子 。OK， 那假如说我家房子比较大 ， 我是个大平层 ， 我想临时增加一个健身房 ， 对于我们芯片来说是不是 ， 哎 ， 那我们要集成一个新的功能模块 ， 对吧 ？

那有可能是 AI 的 ， 那有可能是 ISP 的 ， 类似于这种 。 那我再扩展一点 ， 就像有一种 ， 比如说我们做 ResFile， 我要实现一个向量扩展 ， 那我们是不是芯片里边也要留出一些可改造的空间 ， 留出一个承重墙的改造空间这样子 。

然后这就是大概整个设计和我们装修的关系 。 然后验证的话 ， 就确保我们的设计是百分之百符合业主的要求吧 ，并且没有任何安全隐患 。

那我就好比说在房子里边 ， 我把整个卫生间我灌满水 ， 地电网都是水 。 我尝试把我们整个房子的电路 ， 我让它过载 ， 我把家里大功率的电器我都打开 ， 甚至更严苛一点 ， 我可以做一些地震模拟实验 。

所以说我们做验证的时候 ， 就会检查说我们这个设计图纸 ， 或者整个建出来房子是不是符合规范的 ， 确保没有漏水 。

那我的承重墙是不能拆的 ， 然后我们的防水电路它是否会短路 ， 大概是这样子 。 然后我们后端就有点像我们的施工队了 ， 就可以进行那个精装交付 。

就比如说把我们业主的规划变成实际的居住体验 ， 同时要解决一些实际的冲突 。 比如说我们的布局不限 ， 那我是家具摆放应该避开我们的承重的 ， 那在我们这边可能我们就要绕开这种时钟树的干扰区 ， 对吧 ？

就是芯片里面的时钟树 。 然后比如说我们的布线 ， 就有点像说我们把这些电线啊 、 网线啊 ， 就埋进去 ， 就放到外面也不美观嘛 。

那可能说两个线之间还要有一定的距离 ，不要让它们之间碰到街道短路啊 ， 或者一些信号的干扰 。

那对我们的芯片里边可能要避免这种信号的串扰 ， 那对于我们芯片设计来讲 。 然后最后可能还要做一些 DRC 的检查 ，也就是设计规则的检查 。

那比如说我两块瓷砖缝 ， 那这个缝是不是要小于几毫米 ？ 那这个可能就是最后要到晶圆厂那边制造的话 ，也要满足一定样的那个几纳米的间距规则 ， 大概是这样的一个映射吧 。

就比如说布局布线啊 、 时序优化 、 时钟树 ， 这些都是我们芯片设计的术语 。 可能在大家只要理解说我们房子装修这些概念就好了 ， 它其实跟我们做芯片有异曲同工之妙吧 。

但是从另外一个角度来讲 ， 当然我们做芯片要比这个装修要难得多 。

嗯 ， 温戈说得很好 。 我就稍微补充一点啊 ， 我们用装修房子来比喻的话 ，其实我们整个芯片的设计的这种 ，不论是架构设计 、 验证或者后端 ， 就是我们到这个阶段的工作 ， 整个房子还是没有的 。

实际上我们做的都是设计 。 那架构设计来说 ， 那其实完全就是设计图 。 那验证呢 ，其实芯片的验证 ， 它更多是基于这张架构图的验证嘛 ， 对啊 。

然后这个验证会把你架构图上描述的这些尺寸的大小呀 ， 甚至比如说一栋大楼 ， 比如说一半层 ， 对吧 ？

它会模拟一下这种抗震的能力啊 ， 整个这一切都是通过 ， 就刚才我们提到了 EDA 嘛 ， 都是通过工具先去模拟 ，也对它进行了一些验证 。

就验证的还是我们那个图 ，而不是实际的这个已经建成的大楼 。 而最后的后端呢 ， 它更像是我们做出来的一个 ，也是按照这个完全做出来的这个模型 ， 可能跟造房子不一样 。

我们最后把后端设计出来的类似这个文件 ， 或者模型文件也好 ， 能给一个叫芯片制造厂的这么一个公司 ， 它咔 ， 最后就给你把大楼给生产出来了 。

它其实是更像是这么一种关系 。 所以呢 ， 我们整个这个装修房子呢 ， 实际上是我们有种所见即所得的 ， 特别直观的这么一种理解 。

但是呢 ， 从芯片设计来说 ， 我整个架构设计验证一直到后端 ， 这个时候我还是在纸上谈兵 ， 所有的东西都是以这个数据文件的形式保存到这一步 。

然后我只有把这些数据文件扔给那个芯片制造厂 ， 它咔 ， 按照我这个东西 ， 最后给我一栋房子 ，其实是这么来类比的 。

你从这个角度来看 ，其实我们整个所有的设计工作 ， 都是摸不到最终的芯片实物的 。 所以我们整个前期的所有的这些工作 ， 都是靠 EDA 工具给我们反馈的所有的这些信息 ， 包括功能的信息 ， 包括这种性能的信息 ， 包括面积的信息等等等等。

就之前其实我们也有聊到关于成本的一些问题 ， 大家现在看到一些科技公司 ， 经常会把自研芯片做成宣传的一个卖点 。其实想请教两位就是 ，在具体在一个芯片项目里面 ， 哪些环节它是最烧钱 、 最烧时间的 ？

然后之前也有一些说法 ， 比如说就你一个芯片的返工 ， 可能就会造成几百万甚至上千万美元的损失 ， 这类的说法 。

那这个钱会转化在哪 ？EDA 在当中会扮演什么样的角色 ？ 怎么去减少这一类的损失 ？

我们整个的芯片设计的这个过程哈 ， 我们把成本可以分成这么几部分 。 一个是 NRE 的成本 ， 那整个前面 NRE 的成本呢 ， 那最重要的其实有几块 。

第一块就是 IP 的成本 ， 我们去购买 IP。 然后另外一部分就是我们整个后端设计的这个成本 ， 还有包括我们整个流片的 mask 的成本 ， 这三个实际上是大图啊 。

那整个的这一部分 ， 我们从设计一块芯片开始 ， 实际上就要涉及到各种的 IP 的采购 。 然后 IP 采购以后 ，其实就要去把 IP 通过架构设计 ， 把它们集合到一块 。

当然也要自己去研制各种 IP 啊 ，但研制整个 IP 的这个过程 ， 它最终体现在是人月上， 就是用了 20 个工程师研发了一年， 对吧 ？

那就是 24 个人月的这么一个成本 。 外采的就是最终体现在那个价格上， 自己研制的就体现在人月上 。

那我们把这个芯片整个设计完了 ， 这其实才完成了 30% 的工作 。 那 70% 的工作呢 ， 实际上是验证 ， 那其实就是对我们刚才这对于 IP 以及这个架构 ，以及这个架构所组成的整个芯片设计 ， 然后来做验证 。

我们 70% 的人力和 70% 的时间都是在验证上 ，因为要保证整个验证的这个芯片的流片前 ， 要保证所有的验证都是符合规定的 。

它们有几个指标啊 ， 就是这种功能的覆盖率 ， 一般要到 100%， 状态机的覆盖率啊 ， 包括状分支的覆盖率 、 代码的覆盖率等等 ， 完全要符合这个指标 。

我举个例子啊 ， 咱一个芯片少则几十万行 ， 多则几百万行 ， 要让它每一行都覆盖到 ， 大家就可能想象到整个验证的这种难度了 。

所以整个的成本是在这 。 然后整个芯片公司在上面投入的验证的人力也是很大的 。 因为如果芯片回来 ， 一旦出现了 bug， 或者导致芯片不能用 ， 整个前期的投资 ， 比如说 1 亿 ， 都是打水漂了 。

所以大家非常在意验证的这个质量的这个问题 。 那 EDA 工具怎么帮团队能省钱 ，在这个事情上就是有几个 。

第一个就是验证 VIP。 我们做芯片哈 ，其实它好多不是从 0 开始的 。 因为如果你从 0 开始 ， 你所有的模块都要自研的话 ， 实际上整个图录 ， 包括你工程师的团队都是很大的 。

所以呢 ， 我们一般比如说会购买 CPU 的 IP， 比如我们做一个高速的算法芯片 ， 那这个算法你可能买不到 ， 你要自研 。

但是呢 ， 周围配套的其他的那些 Service 啊 、I/O 啊 、CPU 啊 、 小 CPU 啊 ， 这些都要外采 。 那把它们整个就是你的关键模块 ， 加上这些外采 IP 构成了整个芯片之后， 那你实际上要对整个芯片来做验证的时候 ， 你要把所有无论是外采的 ， 还是你自己研发的 ， 都要做到验证的 100% 的正确 。

那这个实际上是很花时间的 。 刚才我们说设计我可以买 IP， 对不对 ？ 所以呢 ， 验证也有一个快速能提升的方法 ， 就是要有些 VIP。

这些 VIP 就是 Verification 的 IP， 就是验证 IP。 那这些验证 IP 呢 ， 实际上就能极大的提升整个验证的效率 。 同时还有一些这种自动化验证的手段 ， 比如 UVM 呀 ， 然后验证工具可以支持 UVM 的这个验证方法学等等。

最终能够达到我们说的 FILFO 的标准之后才能去流片 。 所以就是要量产的公司来说 ， 对于整个验证的质量 ， 还是宁肯要更严格一些 ，也不能在上面去放松 。

总结一下就是 ， 我认为验证这个东西是最烧钱 ，也最花时间的 。 然后如果有一些正常的这种 VIP Verification 的 IP， 能加速整个的验证 ， 包括整个 EDA， 比如说我们访谈一个 case 哈 ， 一大的 case， 特别是大的项目 ， 一个 case 我点一下， 可能就要几十分钟 ， 甚至一个小时过去了 。

那如果能缩短这个时间 ， 那我以前迭代的这个就会很快 。

歪睿老哥这块你就讲得很全面了 ， 就是稍微补充一下， 就是说刚才歪睿老哥讲过这些 IP， 就是确实是通过这种 VIP 可以在验证方面省很多心吧 。

比如说像新思他们有各种各样的 IP， 包括接口 IP，PCIe 啊 、USB， 然后包括一些处理器 IP、 存储 IP， 甚至包括一些人工智能相关的 IP 都有 。

这确实是一方面 ，因为你这些验证是很困难的事情 。 那从我的实际体感来看 ， 就是我们实际的经验来看 ， 验证这一块也是确实是最花时间的 。

我再补充一点吧 ， 就是最烧钱的 ， 我觉得做可测性设计和测试也是比较烧钱的 。 因为我在做这一块 ， 那首先我们可测性设计工程师其实在整个就人力这一块吧 ， 就和设计和验证比 ， 虽然没有这两个人多 ，但是也不少 。

可能说我有 10 个人做设计 ， 可能可测性设计工程师也要有三四个这个样子 。 就从一些典型的大公司的配比来看 ，其实这一块占的也不算少 。

那另外一方面就是说 ， 那这个是测试的前面的阶段 ， 那其实可测性设计也只是在为后面的测试服务 。

那到测试这一块 ， 现在我们的芯片越来越大 ， 那测试也越来越困难 。 大家都知道白一级啊 、 千一级的晶体管 ， 怎么样能保证整个制造过程中没有任何问题呢 ？

那这个就是要测试来保证的 。 然后另外一个就是当我们流片回来 ， 那无论是晶圆级的 ， 还是说我们封装好的芯片级的 ， 都要拿到那种 AT 机台上去测 。

那这种 AT 机台它是非常非常精密的设备 ， 那我们都知道说光刻机这个东西很贵 ，但是呢 ，AT 测试机台也是很贵的 。

虽然没有光刻机贵啊 ，但是我多搞几台测试机 ，也能换一台光刻机 ， 差不多这个样子 。 因为它这个都是非常精密的 ， 你要说实话 ， 都是在那个纳米尺度的时间上去测这个功能 。

所以呢 ， 很多小的设备 ，他们买不起这个测试机台的 ， 那都是去租 。 那这个租的话就可能有 ， 比如说 100、200 美元一个小时 。

另外一个就是说你这个测试的快慢 ， 那这个也是时间成本 ， 它决定着说你能不能推向市场 。 所以说从现在整个行业来看 ，其实随着芯片规模的增加 ， 那也越来越重视这个测试 ，也越来越愿意在测试上花时间 。

那我们半导体行业也有一个十倍定律 ， 那就是说这个芯片有个 bug， 我是在设计阶段发现这个 bug， 那是最省时间 、 最省钱的 。

那如果说这个芯片已经流片回来了 ， 这个时候再发现这个 bug， 那就不太好了 。 那它想要把这个 bug 修复的成本 ， 那要比设计花 10 倍的时间或者金钱 ， 对吧 ？

刚才歪睿老哥也讲了 ， 我们的 mask 掩膜板这个东西制造是非常非常贵的 ， 可能上千万 。 然后假如说我把这个有问题的芯片我卖给客户了 ， 那客户都已经装进他的手机 、 他的电脑里面去了 ， 或者装进他的汽车里面去了 ， 更严重一点 。

那这时候才发现这个芯片有问题 、 有 bug。 那这个时候你再想把它召回来的成本 ， 就不仅仅是那个金钱的成本 ，也不仅仅是时间的成本 ，而是信任的成本 。

我觉得在我们这个行业是非常讲究信任的 ， 就非常讲究你的信誉的 。 那这个时候这种隐形的成本 ， 我觉得也是非常非常贵的 。

嗯 ， 然后接下来我们可能想去关注一下 EDA 公司它的一个商业模式和它目前的一个增长的情况 。 我们如果去从行业的视角来看 ，其实大家经常有一个比喻是说 ， 会把 EDA 公司比作是卖铲子的人。

我想请教一下两位 ， 就是这门生意它到底好在哪 ， 然后它的难点又在哪 ？

我想好在哪就是 EDA 工具它不太像是芯片 。 因为芯片我们知道都是高端制造业嘛 ， 那高端制造业必然就面临着几个重要的问题 。

第一个问题就是你卖一片其实都是有成本的 。 那我想 EDA 工具它重要的是一个软件嘛 ，license， 那其实就是我给一家是这个成本 ， 给 10 家 、 给 100 家 、 给 1,000 家也是这个成本 。

我想这是它的不太一样 。 对 EDA 工具其实类似于 IP 了 ， 它的分发其实是没有成本的 。 那这个东西的难处我想就是在于说 ， 第一 ， 你凭什么就花这么多钱去买这家的 EDA 工具 ？

必须它有一个很信服的理由打动你 ， 必须说你用这个 EDA 工具能够稳定可靠的量产出芯片来 。 就是它的技术的高度必须是让你信服 ， 否则我们不可能说掏钱买一个让你不太信服的 EDA 工具 。

因为你即使花了 ， 我打个比方哈 ，不一定准确 ， 就是 100 万去买个 EDA 工具 ， 那这 100 万你可能做的是 1 亿的芯片 ， 那其实是个 100 倍的关系啊 。

所以在这个理由上来说 ， 就是这个 EDA 工具的技术门槛必须是非常高的 。 它得让芯片设计公司心甘情愿的掏这笔钱 ， 这我想是它的难点 。

刚才歪睿老哥有提到说 ， 第一个就是我们做一个 EDA 可以分发给很多个公司 ，其实我觉得这是它一个旱涝保收的特性吧 ， 对吧 ？

可能我们半导体行业是有周期的 ，但是这个周期可能对我们芯片设计或者制造公司影响很大 ，但是呢 ， 对 EDA 公司相对来说会影响比较小 。

所以说这可能是它第一个优点 ， 就是好在哪里 ？ 结论应该是旱涝保收 。 另外一个是它的不可或缺性 。

刚才我们提到就是芯片设计不能没有 EDA， 所以呢 ，EDA 它是整个行业的咽喉要道 。 或者说用一个比喻来讲 ， 就是我们数字时代的石油 ， 对吧 ？

或者把芯片比作数字时代的石油 ， 那我们 EDA 工具它就是那个铲子 ， 或者是开采它的工具 。 无论你的下游你是手机啊 ，是 AI 芯片还是汽车 ， 或者说无论我们的行业景气与否 ， 我们芯片设计师要造芯片 ， 我们第一件事就是要打开 EDA。

然后呢 ， 第二个好处是它拥有一个非常高的壁垒 ， 它有一个非常高的护城河 。 那这个铲子它不是普通的铲子啊 ， 它是需要数十年的技术积累 ， 然后呢 ， 要经过百亿级或者是千亿级晶体管设计经验的迭代 。

那这样的话才能铸就它这个高壁垒 。 那这个壁垒我觉得有三点吧 ， 第一个是算法壁垒 ， 底层就是可能是数学 ， 那它用在物理仿真或者实际分析方面 ， 需要有一些计算科学的功底 。

那另外一方面是工艺协同的壁垒 。 那刚才歪睿老哥有提到 ，其实我们看似 EDA 和制造可能看不出什么关系 ，但是呢 ， 它也是与台积电啊 、 三星啊 ， 或者英特尔这些晶圆厂的最新工艺是紧密有合的 。

那我们要实时更新我们的设计规则库 。 那最后一个就是生态壁垒 。 那我们的工具链你想要无缝的集成 ， 那你想形成一个全流程的覆盖 ， 从设计到仿真 、 验证 、 测试 ， 那这个客户的迁移成本是很高的 。其实这也是为什么说我们国产 EDA 想从三巨头里面抢客户 ，其实也没那么简单 。

对 ， 然后难点也有吧 。 我觉得首先就是说你这一套 EDA 假设啊 ， 做 28 纳米的 ， 你想往更好的工艺去迁 ， 那这个其实涉及到的底层的改动是非常大的 。

那你整个 EDA 工具可能从算法 ， 对吧 ， 然后到你的真实的一些脚本 ， 那你的工艺界面这些东西都是要重新推翻重来的 。

那这个研发投入其实是巨大的 。 如果说你的 EDA 你跟不上先进工艺 ， 那很有可能你就会被面临淘汰的命运 。

那这是一种 。 那第二种就是说 ， 虽然说刚才我们提到有好处是旱涝保收 ，但是它也是有缺点 。 那 EDA 公司它赚的是什么 ？

是设计阶段的那个铲子钱 ，但是呢 ， 它赚的不是芯片量产后的金子钱 。 我举个例子啊 ， 比如说英伟达或者是其他公司 ， 我这个芯片出货 1,000 万片甚至 1 亿片 ， 跟你 EDA 公司关系不大 ，因为我的费用已经一次性付给你了 。

那我赚的这个金子钱 ， 你 EDA 公司是捞不到的 。 所以说我觉得总结一下就是说 ，EDA 这门卖铲子的生意 ，其实本质上也是站在整个行业的塔尖上去伺候这些最难缠的客户 。

它享受了一些技术垄断的红利 ，但是呢 ，也要承受一些整个半导体行业向前推进的一些重压 。 所以说老话说吧 ， 就是没有金光绽 ，也懒不了这个瓷器活 。

想请教两位 ， 就是在购买 EDA 工具的时候 ， 就是 EDA 工具一般是会怎么样的去收费 ？ 然后对于企业来说 ， 尤其是对于 EDA 客户 ， 它的现金流会造成一个什么样的影响 ？

我不知道歪睿老哥买没买过 ， 那我没买过 ，因为我只是负责用的 。 就我粗浅的了解吧 ， 就主要可能有包括我一次性买断 ， 那我买断之后这个工具就可以 ， 这个版本就可以一直用 。

那有的可能或者是说按年订阅 ， 那我今年用完了 ， 我明年再续约 ， 那我可以用你所有新的功能 。 那可能还有就是按用量付费 ， 就是我们有 license， 就是说你跑多少颗芯片 ， 跑多大规模的多少人用 ， 那按这种用量的付费 。

至于现金流的影响 ， 我觉得说如果是你买那种永久授权的 ， 那这种我觉得现金流压力会比较大 ，因为你要付的钱要多 。

但是如果是说你长期用的话 ， 那这个会平淡下来 ， 那长期现金流压力会会小一些 。 那如果是就按年订阅的话 ， 那我觉得这属于一个中等程度吧 。

那如果是万一芯片卖的不好 ， 业绩不好 ， 或者整个半导体周期处在下行的状态 ， 那这个高性质支出就有点难以消减了 。

那最后就是按刚才提到用量付费 ， 要用多少 license， 那这个可能现金流压力是最小的 。 但是有另外一点就是说你的波动性也比较大 ， 那万一说我今天提一个新的 request， 对吧 ， 那我这个用量可能短时间内会剧增 ， 那这个时候成本就有点处于失控的状态 。

基本上我知道大部分的 EDA 工具是按照时间来收费的 ， 起码我们就是说你这个 license 到期的时间有一个点 ， 比如每一年， 今天是 8 月 19 号 ，2025 年， 明年就是 2026 年， 对吧 ，8 月 19 号就到期了 。

这个叫按年订阅嘛 ， 对吧 ？

对啊 ， 按年订阅的就一年多钱 ，并且还有功能性的 。 我理解就是定一个表 ， 你用哪几项 ， 你点上勾 ， 它每个的成本可能不太一样 ， 你只用到你用的那些项应该就可以了 。

对 ， 这个我理解一般是通过 license 去控制的 ， 就是它有各种不同的 license， 对吧 ， 你买哪个就给你几个 license， 然后你用量应该也是有区别的 。

就是说比如说我在 debug 一个芯片中的问题 ， 我要开 GUI， 那 100 个人开和 1 个人开它还是有区别的 ， 你人越开多它会越贵 。

我觉得这个商业模式也蛮有意思的 。

是的 ， 我之前其实有去查过一些国产的那个 EDA 初创公司 ， 当时还让我挺意外的 ， 就是我当时问他们一开始的客户主要从哪来嘛 。

我可能一开始我的一个浅显的想法 。 因为它是新公司 ， 新公司那可能为了节约成本 ， 对吧 ， 可能会找一些国内的芯片公司 、 初创公司 ， 然后这样的话可能去换用他们的工具 ， 可能会比直接买大厂的会更便宜 。

但他们跟我说他们客户其实主要来自于是硅谷的一些初创公司 。 为什么呢 ？ 因为国内的芯片公司如果是大公司 ， 那它预算充足 ， 它可能就直接买 Synopsys、 买 Cadence。

但如果是小的公司的话 ，其实就涉及到一个国内客户的付费意愿 ， 它可能直接就用盗版 。 所以对他们这些国产的 EDA 公司来说 ，其实他们出去创业出去其实挺难的 。

就是想要获得一个稳定的客户和它的收入来讲 ，他们反而可能会最早去接触到一些硅谷的一些初创公司 ， 来作为他们的一些小小的客户 ， 帮助他们初期的一个生存 。

最近两年大家可能谈论比较多的一个下游的明显的变化 ， 就是大家都会在说算力短缺 、AI 的爆发 。 想请教一下两位 ，AI 的爆发对具体对于 EDA 的影响会有哪些 ？

然后这个影响它是会立刻的放大 ， 还是会说会有有一些传导的滞后的效应在里面 ？

我觉得目前 EDA 影响有两个哈 ， 一个是 EDA 对于算力芯片的影响 ， 另一个就是 AI 对于 EDA 的影响 。 先说前一个哈 ， 我觉得 EDA 对于算力芯片的话 ， 就是算力芯片的设计哈 ， 肯定对 EDA 有些新的这种促进作用 。

比如说目前新的这种算力芯片都是通过 2.5D 的这种封装然后来做的 ， 那新的这种封装情况下，EDA 工具怎么来支持算力芯片的整个的这个设计流程 ， 甚至还有 3D 的这种 EDA 的 ，3D 的这种通过 TSV 过啊 ， 然后来做键合的这种算力芯片 。

那在这种情况下， 整个 EDA 工具是怎么服务算力芯片的整个从设计仿真到量产的这个流程 ， 我觉得这个是有挑战的 。

另一个挑战就是我们现在都说 all in AI 嘛 ， 那 all in AI 的话啊 ， 现在就有个问题 ， 就是我们讲的 AIGC， 那 GC 大家都知道是 Context 嘛 ， 就是生产内容 。

它还有一个 AIGC 啊 ， 我记得就是 AI Generate Chip， 那就是是通过 AI 自动生产芯片 。 那或者我们举个例子啊 ， 它可以自动的生产出一堆的 Verilog 代码 ， 就是 A 那个芯片的设计代码 。

那芯片的设计代码呢 ， 又可以自动化的去做一些这种芯片通过自动化的流程 ， 然后一步一步的设计成最终的网表到 GDS， 然后到生产 。

那如果把 AI 灌到整个这个 EDA 工具里面 ， 就会发现 ， 哎 ，AI 是不是最终可以从设计阶段开始 ， 到最终的量产阶段结束 ， 完成一个从生到死的这么一个全流程的这么个过程 。

所以我觉得 AI 现在或者即将就会赋能于整个这个 EDA 行业 ， 然后很有可能变成整个 EDA 的关键的一个 feature， 就是可以自动生成芯片的某些步骤 ，以至于从头开始设计完一款完整的芯片 。

这是我的一个个人的看法 ，不知道温哥有什么观点 。

对 ， 我比较同意老哥的观点 。 关于这个问题 ， 我觉得就 AI 对于 EDA 的影响还是不小的 。 我觉得可以分为短期 、 中期和长期来谈吧 。

总体来讲 ， 我觉得是有一些即时压力的 。 那但是从长期来讲 ， 我认为它有一些和长期的变革在交织的 。

先说短期吧 ， 现在 AI 的爆发就直接推高了整个芯片设计的复杂度与规模 ， 那这对 EDA 就产生了一些立刻的压力 。

那这种压力就是是说很多我们现在大模型很火 ， 那大模型芯片需要去训练 ， 比如说千亿参数的大模型加速器 ， 对吧 ， 那这些都集成了上百亿甚至千亿的晶体管 。

那我们传统的布局固线工具 ，其实很难处理这种超大规模的网表 。 那这样的话 ， 就导致你运行期的延时就非常大 ， 那甚至有可能说整个软件就崩溃了 。

那崩溃了之后我要重启 ， 然后要走这一套 ，其实很浪费时间 ， 甚至说你这种传统的布局共享工具 ， 根本就 handle 不了这么大的芯片设计 。

那从中期来看 ， 我觉得可能会有一些滞后吧 ，但总体来讲 ， 我觉得 AI 技术还是会渗透到整个 EDA 的深层次变革当中去 。

我觉得 AI 对 EDA 的赋能 ， 它不是简单的期待 ，而是与 EDA 共同去整个去成功我们的生态 。 那我觉得 AI 和 EDA 工具 ， 可能它们两个想要共存的更好 ， 可能还需要三个方面的一些突破或者进展吧 。

首先就是算法层面 ， 那我举个例子说 ， 比如说我们需要通过那个神经网络去预测 ECU 的阶段延时 。

那把我们的收敛周期缩短 ， 那但是这个前提是说我们需要积累海量的那个工艺库的数据训练模型 。

那第二个就是整个工具链的整合 。 那比如说最近新思有收购安思科技 ， 那他们这种从芯片级到系统级这种设计的协同优化 ， 那这个如果能深度耦合下来 ， 我觉得会加速我们整个芯片设计的流程 ， 对吧 。

那最后一个就是说 ， 你如何和一些开发者或者客户建立些信任 。 那其实我觉得你要确保说对客户说我这个工具是安全的 ， 对吧 ， 我不会把你的一些 confidential， 就是加密的数据给泄露出来 。

那从长期来看 ，AI 与 EDA 是共生进化的 ，因为现在整个芯片设计行业就脱离不了 AI。 那不仅是说 AI， 我们去做芯片作为 AI 算力的底层基础 ， 那同时呢 ， 芯片也在反哺我们的芯片设计 。

如果啊 ， 大家对 AI 和 EDA 有了解的话 ， 新思其实是全球第一个把 AI 用于 EDA 的公司 。 我相信新思有一款产品叫 DSO.AI， 那其实现在啊 ， 就我了解 ， 它已经在不少公司都用了 。

那用的新的这个 AI 工具 DSO.AI 的话 ， 总结一下就是可以得到更出色的 PPA 的结果 ，也就是我们面积 、 功耗 、performance 的性能 ， 然后还有就是说我们可以加速整个芯片的流程设计 ， 更快的达成整个芯片设计 ， 然后早点去量产 ， 然后早点去抢占市场 。其实我觉得当你的 AI 有了大量数据去训练的时候 ，其实也可能帮助我们工程师去想一些不同的 idea 吧 。

我觉得这个对创新也蛮有帮助的 。 它甚至支持说一些实时的对话 ， 能帮你去解决你设计中的一些问题 。

那这个其实可能有的时候比你去给 EDA 公司提 case 得到反馈更快一些 。 对 ， 大家都知道 EDA 是一个非常高的壁垒 ，但是参与的玩家很少 。

想请教一下两位 ， 就是觉得在这个行业里面 ， 门槛主要集中在哪一块 ？ 是到底是算法还是数据还是生态 ？

然后我们之前也能看到国产的一些公司在试图去发力 ， 去聊更多的客户 ， 争取更多的收入和份额 ，但其实还是蛮难的这件事情 。

那新进入者想要突破进入到这个行业来说 ， 最深的壁垒是什么 ？

我觉得应该是算法 。 为什么是算法呢 ？ 是因为整个 EDA 工具 ， 从你比如说我们要做 100 个门的这种设计来说 ， 那它可能是比较简单的算法就能去达到收敛 。

但是呢 ， 如果我们要做 10 亿甚至百亿门的这种规模的电路来说 ， 我现在用到的 EDA 工具就已经是捉襟见肘了 。

如果一个小公司从零开始 ， 然后能把自己的这个算法能适配到那么大的规模上， 这简直是不可想象的一件事情了 。

它不仅仅要把这个最终设计完 ， 还要保证对 。 哪个举例啊 ？ 我们给的是代码 Verilog， 然后呢 ， 通过 EDA 工具它就可以生成比如说综合的工具 ， 像新思的那个 DC Design Compare， 那它生成的是一堆的网表 。

就简单说这个最简单的一个步骤 ， 能把一个语言变成一堆电路的网表 ， 这个过程就是极其的复杂的 。

我就给大家举个例子哈 ， 就像我们原来综合一个电路 ， 它甚至都不能说直接把一个大芯片整个放进去综合 ， 它得去做拆分 。

我们叫这种每个变成一个 hard block， 每个 block 然后去做综合 ， 然后才去 down top 的这种方式 。 也就是说正常一个 EDA 工具 ， 它是没有办法处理那么多小的这种门 。

我们里面 micro 的这种单元 ， 它必须有非常复杂精妙的这个算法 ， 然后来保证最后实现的这个对 。

记住啊 ， 这才是第一步 ， 保证对的这个环节 ，也就是把刚才的语言变成电路 。 那其实它还有第二个因素 ， 就是你怎么把你这个语言变成一个非常精妙的电路 。

这个精妙的电路的定义就是你要功耗低 ， 你要面积小 ， 你用的门数少 ， 然后呢 ， 你更适合后端的布局固线的产生 。

这个实际上是非常考验能力的 。 如果对的话 ， 我还能保证我可以做个 formality， 就是这种比对 ， 对吧 ，有这种工具嘛 ， 叫 formal， 然后来做比对 。

但是这个 u 的这个概念的话 ， 就是涉及到各个的功率了 ，因为这直接涉及到最终芯片的这个竞争力的 。

如果我们同样是我写了一个代码 ， 你写了一个代码 ， 大家都是同样的代码 。 如果这个综合工具生成出来的这个网表 ，在这一步 ， 它就已经比竞争对手要高 20% 了 。

那其实成本直接就上升到 20%。 所以在这种情况下， 如果我是一个新的芯片设计公司来说 ， 我很难冒着风险去采用一些新的 EDA 厂商出产的工具 ， 特别是你已经有的工具可选的情况下 。

如果是说在这个领域内没有一些工具 ， 就是空白 ， 那你实际上是在无可选的情况下， 你还是愿意尝试一些新的这种东西的 。

如果我有的选的情况下， 大部分我我要选一个可量产的 ， 别人已经做过的 ， 反馈不错的 ， 或者我之前我自己做过的 ， 反馈不错的这么一个 EDA 工具来说 ， 你不想因为在最前面的开始 ， 相当于整个设定环境的情况下， 来给自己增加很多的难度 ， 对吧 。

因为整个数字电路规模达到一定程度之后， 它的不可控性就越来越大 。 所以对在整个设计的最初 ， 你就想要一些可控性 。

那这些可控性从哪来 ？ 就是这个工具有没有一些实际量产的一些经验 。 那从这上面来说 ， 能选择的就很少 ， 就是几个大厂的那些产品 。

这样你心里才会有些底 ， 你才会把真正的精力用在你自己的那个电路上去 。 说出了错 ， 你不会去怀疑工具的这个问题 。

我想问一个问题 ， 是一个历史性的问题 。 就是因为现在大家都知道 EDA 是有三家大的公司 ， 新思 、Cadence、 西门子 ， 目前新思的份额是最大的 。

那在历史上也是这样吗 ？ 比如说最开始在黄仁勋 80 年代 ，他们那会还是手画电路图的时候 ， 那个时候没有 EDA 公司 。

那最开始这个行业是不是也是有很多玩家 ， 然后慢慢最后通过各种竞争和合并才变成现在这种格局的 ？

就是两位可以回顾一下这个变化吗 ？

嗯 ， 对 ， 你说的完全没有问题啊 。 就是最初像英特尔 ，他们都是自己来做自己的工具的 。 因为他们是 IDM 嘛 ，他们的工艺啊 ， 都是他们自己的 。

所以他整个工具这个配套都是自己的那一套 。 但自从上个世纪 80 年代之后， 台湾有自己的代工企业产生之后， 实际上就带来了整个集成电路行业的这个分工的细化 。

所以就出了一大批的这个 ，不论是 IP 公司也好 ，EDA 公司也好 ， 然后其他的这个公司 ，其实整个集成电路行业是分得非常非常细的这么一个行业 。

所以在这个行业内 ， 从最初的到现在的三家必然就带来了大量的这种收购案例 。 整个我们来看 ，其实这三家历史上的收购应该是很多的 。他们很多的工具原来都不是自己的 ， 最后逐渐就完善 ， 形成了一个从前端到后端的全谱系 。其实直到现在 ，他们应该也在收购一些小的新加的这种 EDA 厂商的这个工具 ， 然后来完善他们最终的这个谱系 。

这都是一个非常正常的一个商业形态 。

对 ， 我们刚才不是有提到吗 ？ 刚好新思 7 月份完成对安思科技的收购 。 我之前有在书里边写到 ， 就是说当我们回顾就整个 EDA 三巨头他们的成名史啊 ， 就是他们也难逃我们半导体这个行业整合并购的魔咒 。

当然也正是因为这些并购啊 ， 成就了这个 EDA 三巨头 。 那我之前有一个统计 ， 当然可能并没有很完整 ， 就截止到 2022 年， 新思科技收购的公司已经有上百家 ， 大概就是平均每年收购三家公司 。

就可以说新思它要么在收购 ， 要么就是在收购的路上 。 我觉得 EDA 整个行业 ， 它这个并购的浪潮也不是偶然吧 。

它是可以说是我们整个 EDA 它的技术演进 ， 整个 EDA 市场的压力 ， 然后还有我们整个生态博弈的一个结果 。

结合这三点啊 ， 我觉得也很能代表我们整个行业去整合的一个深层的逻辑吧 。 那我觉得从我一个 EDA 工具用户的角度看 ， 我觉得这种整合既给我们带来一些效率上提升 ， 那同时呢 ， 我觉得从某个角度讲 ，其实我们不希望看到垮头的 。

对 ， 这种也可能带来一些供应链风险上的挑战吧 。

嗯 ， 我有一个补充问题 ， 就是刚刚两位其实也聊到 ， 就这个东西门槛很高 ， 然后各家都通过各种各样的方式并购也好 ， 然后自己的一些技术的演进也好 ， 就是有非常高的门槛 ，也有大量的并购 。

然后为什么即使是这样 ， 这个行业其实到今天为止 ， 呃 ， 很难说就是它会诞生一个垄断的垮头 。

想听一下两位的一个观点 。

就是我觉得刚才咱说的 EDA 工具啊 ，其实我想它是一个 EDA 工具类 。 我觉得这个类就可能会更好理解一些 。

你看我们用的 EDA 工具至少有几十个 ， 就一个公司会有几十个 。 我没有去细数啊 ， 那我可以给大家数一数 ， 像仿真的这种 VCS 呀 ， 就综合的 DC 呀 ， 然后做 formal 比对的 formal 呀 ，ICC2 啊 ， 就是整个这个链条上会有每个芯片的环节都有一个配套的 EDA 工具 。

那芯片环节很多 ， 配套的 EDA 工具就很多 。 所以我们就看到说为什么哎 ， 护城河这么深 ， 还持续的有 EDA 工具产生 ， 就是因为有不同这个 EDA 这个市场也是非常的细分的 。

有的那种 ， 比如说它只做其中的某一个方向 ，在某一个阶段 ， 比如我只做仿真 ，在仿真上某一个有特色 ， 那仿真还分数字电路仿真和模拟电路仿真 ， 它俩的仿真就不一样 ， 可能还用射频的仿真啊 。

就是虽然都是 EDA 工具 ，但是都不是特别一样 。 那我想哈 ， 就是在通用点数字电路的 ， 就是占比 80% 的这个领域呢 ， 我觉得这三家已经占的基本上是足够大了 。

但是可能在那 20% 的内 ， 还有一些新的这种机会点的这个产生也是层出不穷的 。 这是肯定的 ， 每个行业都是这样 。

但是在刚才说的就是一个大规模的数字电路的设计的这个过程中， 实际上是用到一系列的这个 EDA 工具 ， 从前到后的 。

那这些 EDA 工具本质上来说 ， 就是每一个环节上需要去积累的点都很多 。 每一个环节的 ， 就像我们今天说中国的芯片行业一样 ， 芯片行业大家说起来就是有的芯片行业突破了 ， 比如 MCU 啊 ， 都很多都是过剩的一些状态 。

但是对于某些地方来说 ， 就比如 GPU 啊 ， 这种特别是高性能的这个大算力的做训练的 GPU 啊 ， 就是一个过缺的状态 。

它是一个结构性的不平衡 。 那我到 EDA 工具上其实也是这样 。 我们看到有些国内的 EDA 工具厂商做的也不错 ， 对吧 ？

那它其实是在某个细分领域内做的不错 ， 整个行业有口气碑了 ， 然后它一点点做起来了 ， 开始的一个新闻行业 。

然后做起来之后就会去扩展 ， 对吧 ？ 这个我理解这个内生的嘛 ， 扩展包括收购也好 ， 包括国外的 ， 刚才说比如说新思的那个收购也好 ， 就大家都会扩展 ， 最后就形成一个交织的这么一个状态 。

刚才邱豪老师有提到 ， 就是说为什么没有垄断的巨头 。 我觉得因为我平时玩支付比较多 ， 我们有一句梗叫 " 先问是不是 ， 再问为什么 "。

就是我是觉得整个 EDA 行业已经算是垄断的巨头了 ， 可能我们说三巨头 ， 三个呢 ，也不算多吧 。 就我觉得我们在整个芯片行业 ， 它其实它是一个有点那种赢家通吃的感觉 。

你比如说你的高性能 CPU、GPU 吧 ， 就那三家 。 那我们比如说再到那个什么 NPU， 可能也就那么几家 。其实大概就是这样 。

我觉得一般就是前三家或者前五家这样能吃到百分之七八十的份额 。 那其实这一块我可以再展开再补充一下， 就是我们为什么 EDA 行业会并购这么多 ， 对吧 ？

一年有这么多次并购 ， 或者说三巨头的历史都有几十上百次的并购 。 我觉得首先就是歪睿老哥刚才提到的 ， 就是说就以芯片设计来讲 ， 我最熟悉的它可能有几十个环节 。

一个单一的企业想把这些环节都给吃掉 ，其实很难 。 那甚至包括你说三巨头 ， 它是有全球化的能力 ，但是真的说在每一个环节做的都是最好吗 ？

其实也不是 ， 对吧 ？ 我举个例子说 ， 比如说我们在持续签合的时候 ， 我们需要 Synopsys 的 ， 就新思的 PrimaTime， 那我的电磁仿真又要需要安思科技的工具 。

另一个就是说我们的新工艺也会催生新的工艺需求 ， 那我去收购一家公司 ， 可能比我自己去研发会更快一些 。

比如说新思 2020 年收购了某家公司去补强它的 IP 盒这样子 。 然后另外一个就是生态协同 ， 像我们一些大的代工厂 ， 台积电也好 ， 英特尔也好 ， 或者是 Global Foundry， 或者是三星 ， 那这些代工厂呢 ， 包括我们国内中芯国际 ， 那他们可能仅认证一些少数的 EDA 工具 。

那像邱豪姐提到的 ， 可以用盗版 ， 对吧 ？ 或者是一些没有认证的工具 ， 那这些其实他们是可以拒绝流片的 。

有一些盗版的你是没有办法流片的 ， 这个人家都是一整个绑定的 。 那比如说我通过新思通过和安思科技的并购结合 ， 那就可以说假如安思科技曾经在台积电这边拿到了一个什么年度合作伙伴奖 ， 那我在这签合生态有自己的一席之地 ， 那新思可以借助这个并购 ， 那直接继承我安思科技在整个行业的生态位 。

大概是这样子 。 我觉得整个并购来看 ， 它的优势是说可以让一些企业填补它自己的能力缺口吧 ， 就把从我们芯片到系统到物理上这个全的能力去打通 。

这也是说为什么最近新思收购安思科技这个话题这么重磅 。 举个例子说 ， 当我们完成了从芯片到系统这样全流程解决方案之后， 那我前面芯片设计我就可以用新思的 ， 那我后面的物理上仿真我就可以用安思的去进行一些机械学 ， 然后热力学或者电磁学 ， 可以把它们深度的整合起来 。

这个时候就是说我们可以实现从芯片设计到封装的一个协同的优化 。 与此同时， 我觉得也可能会带来一些抢占市场方面的优势吧 。

比如说这个收购可以让以后的潜在市场规模增加 ， 比如说可以覆盖一些什么芯片呀 、 汽车呀 、 航空航天等一些场景 。

EDA 很有趣啊 ， 我觉得它的发展最初都是在你看我们现在的三巨头 ，他们的成立时间都是在 80 年代 ， 相当于上世纪个人电脑出现 CPU 最风行的时候 。

那当然应该也是伴随着当时的个人电脑发展 ， 然后像 CPU 芯片呀 、 各种的外设芯片呀这种发展起来的 。

英特尔是有自己的嘛 ， 然后台湾就会给其他的芯片厂商提供这样的 EDA 工具 。 所以我觉得首先是这个市场被一下子大爆发了 ， 导致了像 Meta 呀 81 年， 新思 86 年，Cadence 打 8 年 。其实他们到现在为止已经接近小 40 年了 ，其中新思在中国也已经接近 30 年了 。40 年的发展史 ， 相当于他们是在美国芯片的黄金时代 ， 伴随着美国芯片发展起来的 。

那国内的 EDA 工具它必然是伴随着现在的这种由一些新的发展需求所导致的 。 国内的这个目前看有几家嘛 ， 然后华大这些能够有一些客户 ， 它其实 EDA 我感觉最终是伴随着客户共同成长的一个产业 ， 它不是一个孤立的 ， 说我做个什么东西直接面对消费者 ， 它毕竟是 to be 的嘛 。

然后正是有这么大的一些芯片厂商的存在 ， 所以才有了更多的像细分的 EDA 这种给它卖铲子的这个来的这个存在 。

国内的情况就是我们可以大概讲一讲吗 ？ 就国产的这种 EDA 的情况 ， 比如说两位你们现在会用到一些国产的产品吗 ？

我肯定不会 。

我也没有啊 。

哦 ，OK， 就是大家都没有 。 所以现在其实国产的就这个渗透率可能还是比较低的 。

因为我是外企 ， 就几十年的外企 ， 所以不太会考虑国产的 。

我们目前我们是在国内的一个芯片企业 ， 目前也没有用到国内的 EDA 工具 。 就像我刚才说的 ， 你很难说服 ，不论是公司也好 ， 还是工程师也好 ， 用一个之前没有用过的工具 ， 这个代价和成本以及这种机会成本是很大的 。

就是没有人愿意付这个责任 ，因为本来就可以用嘛 ， 你没有必要 。 就是因为我们做的也不是一些特殊的芯片 ， 然后三大 EDA 工具厂商肯定能满足这些要求 。

你就没有换的动力 ， 说实话 ， 你这个动力不足 。

比如说在那个国产 GPU 上 ，其实有升腾 ，有寒武纪 ， 然后有包括摩尔啊 、 穆西 、 必刃这些公司 ， 就看起来比如说寒武纪和升腾肯定还是有一定的收货量的 。

那在 EDA 的这个领域 ， 就是国产和这个海外的公司 ，他们的产品的强弱对比的话 ， 如果用 GPU 来类比 ， 它可能是个什么情况 ？

我感觉就是更细分的领域 ， 比如说哈 ，有的它能提供这种半导体机器的那种 ， 好像还上市了之类的 ， 就这种的 。

就是每一个我感觉都是有自己的独特的一个点的 ， 它可能有很多哈 ，但是它那个点是能支持它发展的 。 比如有的像模拟的那些信号提取上有很多的那个特性 ，因为它管子不多嘛 ， 一个 LDO 大约才十几个门 ， 它主要就调那个管子的宽长比 。

然后在这种情况下， 它如果做的比竞争对手更优的话 ， 就有很多的机会 。 比如说在一些射频的领域这个点 ， 提取一些射频的这个模型提取 ， 我觉得像每一家是因为我现在做的是数字电路 ， 所以没有用到 。

那如果我要做刚才说的射频或者模拟电路的话 ， 那我可能因为已经有用的很多了嘛 ， 那我可能就用像国内的这些 EDA 厂商 。

所以我认为是因为行业不同导致的 。

哦 ， 那我了解了啊 。 就总结下的话 ， 就是可能在比如说模拟芯片可能会用的多一点 ， 然后数字芯片 ， 尤其是比较主流的大芯片 ， 可能就是还是刚才我们说那个话题啊 ， 就是最主流的那些 EDA 厂商 ，他们的竞争力是在于系统级的优化能力 ，而不是一些单点的能力 。

但是在一些单点上做的不错的中国公司 ，其实他们自己也是可以生存的 ， 让他们可以以这个基点来慢慢的发展 。

对对对 ，他们可以以这个基点就可以说立于不败之地 ，因为有一定的客户群了嘛 。 然后在这个基础上也可以通过研发 、 并购一些手段 ， 然后来慢慢的壮大 。

嗯嗯 ， 对 。 然后这样的话题可能我们想再继续去关注一些近期比较热的 AI， 就是大家经常在说 ， 包括我们刚才也提到有大模型越火 ， 芯片越复杂 ， 对吧 ？

然后具体 EDA 在这一场复杂度的通胀 ， 如果把它称之为通胀的话 ，EDA 在里面会扮演一个什么样的角色 ？

芯片复杂 ， 目前看到的就是整个芯片面积的增加嘛 。 现在整个 AI 的算力芯片的话 ， 像每一个大约都在 600 到 700 个平方 ， 芯片越大对于这个影响迭代就越慢 ， 本质上 。

那 EDA 工具呢 ， 就是要在芯片的这个过程中怎么能够加速这个迭代 ， 我想这是非常重要的一个挑战吧 。

我觉得应该是个挑战 ，因为对所有人不论设计来说是挑战 ， 对生产制造来说也是挑战 。 比如说台积电的良率 ， 大家都知道大芯片的良率很小 ， 会很低嘛 。

然后同样对 EDA 工具设计来说 ， 整个大芯片来说 ， 它也是非常艰难的一件事情 。 我个人认为 ，因为我自己做芯片 ， 芯片规模稍微一大 ， 整个迭代的周期就下来了 ， 整个时间就会延长 。

那时间延长 ， 整个芯片上市周期就会变长 。 那平均上市周期变长 ， 整个商业闭环的这个周期也会变长 ， 整个投资回报的就会变长 。

我们芯片少说投资几千万到一个亿 ， 多说十个亿 ， 就是高支撑的 。 如果晚一天上市 ， 一天的存银行的利息也不少 。

大家其实从这个角度就能理解到为什么大芯片这个迭代慢 ， 对于它是一个非常大的不利的因素 ，也可以说是一个非常大的挑战 。

那两位可以讲一下， 就是你们最近体验到什么 EDA 的新功能 ， 它是在解决这个问题的吗 ？ 应对这种 AI 芯片的新的设计挑战呢 ？

我个人没有哈 ， 我遇到的新功能都是在加个新的 AI feature， 就是加个自动化的特性 ， 然后能加速我整个的那个验证过程的 。

我倒没有直接做 AI 芯片设计这一块 ，但是我有体验过一些 EDA 工具 ， 它 AI 加持的一些功能 。

就是 EDA 工具自己用 AI 变得更好了 ， 对吧 ？

对 ，EDA 就是比如说新思他们会在 AI 工具里面加一些 AI 的功能 。 我举个例子 ， 就是说它这个影响到底有多大 。

那举两个例子吧 ， 一个是说我们在芯片设计中有很多跨时钟域的问题 ， 这个跨时钟域的问题可能有上百万条 。

那以前我们想要解决的话 ， 可能要花两周甚至一个月 。 那当我们用 AI 去加持去帮助我们分析的话 ， 这个时间可以大大缩短 ， 可能在两到三天内就能完成 。

那这是第一个例子 。 然后第二个例子是说 ， 当然可能稍微有点久远了 ， 我之前在书里面有写到说 ， 当时是一个团队 ，他们是用在后端布局布线的 。

那可能说他们这个 AI 做的布局布线 ， 只花了 6 小时就能达到一个业内专家水平 ， 就是 10 到 15 年工作经验的这样一个专家的两到三周的时间呢 ， 所能达到的水平 。

可以看到这一个对比的话 ，是 AI 工具可以大大缩短我们芯片设计的周期 。

那岂不是有些专家的工作有可能会被替代吗 ？ 还是说专家变得更轻松了 ？ 就大家会说 AI 会冲击程序员的工作吗 ？

那它会对比如说这个芯片设计的一些相关的工程师 ， 它有可能会影响大家的工作吗 ？ 还是说这个太难了 ？

我觉得就是掌握这些 AI 方法的 ， 肯定能让你的整个工作能够提升很高的效率吧 。 但是经验丰富的专家是不太容易替代的 ， 能替代的可能就是经验没那么多的那种工程师 。

刚才文哥讲的那个例子是谷歌应该是发的一篇论文 ， 然后他们是通过 AI 的布局布线 ， 然后实现了整个电路上自动的那种布局布线 ， 然后能达到经验丰富十几年的那个专家 ， 然后来布局布线 。

那它打苹果出来的 ， 那它同样是通过经验十几年的专家 ， 然后来给它布局布线 ， 大家然后来达到了这种要求 ， 对吧 ？

嗯 。

所以在芯片设计领域 ， 核心的问题就在于说还是那个 ， 就是你的投资太大了 ， 就它已经花了 1 亿了 ， 那个专家的那 100 万就省这个没用 。

所以它更大的方面是释放了很多这种专家的精力 ， 可能有一些那种通用的就可以让 AI 去完成 。 但是核心的 ， 比如说怎么 sign off 的这一部分 ， 就是我们起码有自己公司的专家 ，也会请一些外部专家 ， 当然都是给些专家费的 ， 都是希望大家一起来挑 bug 的这个部分 。

所以我觉得专家肯定是不会在芯片设计行业被取代的 。 但是如果能从掌握工具的人变成掌握 AI 工具的人， 做这个转变的话 ，其实整个行业的效率是会提升的 。其实就是你整个的知识体系是不变的 ，但是知识体系对应的工具 ， 你可能是原来直接对 EDA 工具 ， 现在是直接对 EDA 工具里的 AI 工具 ，但本质上还是运用工具 ， 对 ， 只不过有一个更听

话的工具而已 。 我是这么认为的 。

当 AI 来了之后， 就是你们觉得它比较利于已经存在的比较大的公司 ， 比如说像新思 、Cadence、 西门子这些 ， 来增强它的优势 ， 还是说可能会有些新的 EDA 的公司有机会冒出来 ？

这个你们有观察到一些什么行业变化吗 ？

比如说一个大模型 ， 我们通用大模型 ， 我们现在你可以试一下用 DeepSeek 让它产生一个代码 ， 实际上是非常的差的 。

比如我们现在大模型能产生 Python 啊 ， 产生那些东西都很好 ， 然后一点就能运行 ， 当然也有的也需要改一改 。

但是它产生 Verilog 语言 ，也就芯片设计语言是很差的 ， 整个行业内都是会反馈这个情况的 。 所以呢 ， 如果要面向产生芯片设计代码的这种大模型的话 ， 必须要进行后训练 ，也就是说通过把更丰富的 Verilog 的这种语库放进去 ， 当然还有 System Verilog， 可能还有这个 SV 这些东西 ，UM 都放进去 ， 然后再去做后训练 ， 这样会好一些 。

那我们可以看到整个业界谁有这种语料最多呢 ？ 我们可以看一下， 就是那些原来能提供 EDA 工具的这些 ， 提供 IP 的这些公司的语料是将最多的 。

当然英伟达它自己 GPU 的语料会比较多 ， 对不对 ？ 但是它不会开放出来嘛 ， 它是一个闭源的这种 ， 肯定自己做的这种模型 ， 唯一能开放的就是原来提供 IP 供应商的这种语料会比较多 。

那就是 ARM 吗 ？ 之类的吗 ？

对 ，ARM 会有这些优势 ， 像新思和 ARM， 还有 Cadence 啊 ，他们在 IP 这个市场上也是非常强的一部分的玩家 。 所以他们有这些语料 ， 本身就在这个玩法上优先级 ，并且这些东西特别容易集成在它的那个 EDA 工具上 。

你原来就用它的工具 ， 现在它又打了个补丁 ， 给个 feature， 这会是国内也有一些公司在做 ，但做的时候我跟几个聊过 ， 就大家唯一头疼的就是没有语料 ， 就是很少 ，Verilog 的这个语料是很少的 。

你说国内公司在做 ，他们是一个 AI 公司 ， 想在这个半导体行业去做一些 AI 的垂直的模型 ， 还是它本身就是个 EDA 公司 ？

还是一些创业公司 ， 它本身可能也不是 EDA 公司 ，因为生成 Verilog 这个东西 ， 它本质上并不是原来固有的 EDA 的一环 。

所以它是一个 AI 创业公司 ， 它是一个 AI 创业公司 ， 想做 Verilog 的代码生成 ，有这样的创业方向 。

对对对对对 ，因为你想大模型就是生成语言的嘛 ， 本质它生成 C 也是生成 ， 生成 Python 也是生成 。

那从这个道理上类推的话 ， 那生成 Verilog 也是一种生成方式嘛 ， 对吧 ？ 所以基于这种朴素的类推 ，其实是有很多想做这种小语言的生成 ，但是他们唯一碰到的第一个问题就是没有语料库 ， 这个问题就很难解决 。

因为 Verilog 语料实际上是整个各个公司的这种核心知识产权嘛 ， 实际上都不会公布出来 。 能公布出来的那些 ， 比如说有些开源的那些东西 ，其实离商业化我理解都有一点点的距离 ， 当然都是参差不齐了 。

其实按照 EDA 行业的发展惯例的话 ， 那新思这种大的公司 ， 它也有可能会收一个这个方向的创业公司 。

有可能 ， 对 ，因为这样的话就能快速的补齐类似的这种部分 。 比如说我要写个模块 ， 我直接告诉那个工具 ， 然后要生成个什么模块 ， 可能它给我写 80%， 这实际上也已经省了 80% 的力了 ， 对吧 ？

这以前有商业价值了 。

其实以目前整个 AI 或者 EDA 来好 ，其实整个 AI 还是处在单点优化的这个过程比较多 。 但是为什么说真正的巨头 ，他们的护城河在哪里 ？

他们的护城河在整个 SoC 级别的系统的优化能力 ， 就是说我怎样能在特定的面积 ， 对吧 ， 然后各种要求下， 能让这个芯片的面积 ， 然后它的功耗更小 ， 它的性能更强 ，其实这个是它的能力 。

当然所有大公司这些东西 ， 它这个能力是不会对外的 ， 那包括说 EDA 公司 。 那我作为一家公司 ， 我是一个顶级的巨头 ， 我和你 EDA 公司合作 ， 我所有的代码也许是部分是对你可见的 ，但是我给你的时候 ， 我一定要签一个保密协议 ， 我给你的这个代码 ， 你不能把它用于其他的内容 ， 只能说我们两个知道 ， 你不可以把它作为大语言模型做训练的语料 ， 对吧 ？

嗯 。

就是但是从我的角度来讲 ， 目前 AI 在我们芯片设计里边单点优化能力是很强的 ，但是它不具备我们国际顶级公司这种 SoC 级别的优化能力 。

所以说相比用外界的 AI 来协助自己 ，其实现在很多芯片设计工程师 ， 说实话 ， 你不懂点 AI 的知识 ， 或者说你不会用 AI 工具 ， 你不会开发 AI， 你不会这些东西 ， 我觉得可能都不能称为一个优秀的芯片设计工程师 。其实很多公司在做自己的 AI。

那我们也想把那个话题向更多的下游应用行业去延展 。 就是大家都知道 ， 就是芯片其实是面向非常非常广的 ， 主要涉及到跟数字相关的行业 。

那其实对于不同的行业 ， 比如说手机 、 呃 ， 云计算 ， 然后比如说汽车 ， 对不同的电子的下游的赛道 ，其实对于芯片的要求不一样 。

那么再往上去 ， 这些不同行业对 EDA 它各自提出的考题 ， 会有哪些方面的差别 ？ 也想请两位介绍一下 。

对 ， 不同行业对 EDA 的要求确实不一样 ， 包括刚才提到手机啊 、 汽车电子啊 ， 或者云计算 。 我觉得手机它特征是啥呢 ？

就是说它是一个非常在乎 PPA 的一个产品 。 就 PPA 就是我们所说的性能功耗和面积 ， 对吧 ？ 对 ， 比如说我们旗舰手机 ， 我们的 SoC 手机 ， 手机我要考虑它的薄厚程度 ， 我要考虑它的体积的大小 ，是不是符合用户的手的握持习惯 。

所以说旗舰手机它的 SoC 面一般需要 ， 比如说在多少多少平方毫米内 ， 我要集成什么 ？ 集成 CPU、 集成 GPU、 集成 SP， 那同时要满足我的功耗要求 ， 对吧 ？

我的手机耗电不能太快 ， 这可能是手机芯片更在乎的 。 那我觉得对 EDA 提出的挑战就是说 ， 要能保证我的芯片 ， 芯片整个最终的产品在一定的规则范围内 。

那我觉得可能对于 EDA 来讲 ， 比如说新思的 Fusion Compiler， 它可以实现一些模块级的功耗分区 ， 那也可以做一些动态的电压调节 ， 那这样的话可以实现更好的功耗控制 。

所以说就是能否在更小的面积内榨取更多性能 ， 那这个 EDA 可能是一个胜负手吧 。 然后对于云计算来讲 ， 那云计算其实它是一个高算力需求的场景 ， 对吧 ？

那现在很多 AI 训练的芯片的金条已经达到了上千亿 。 那这种情况下呢 ， 就是还是我之前讲的几个例子 ， 就是说我们传统的布局布线工具 ， 它的运行时间会达到很长很长 。

那如果万一 ， 比如说我们的时钟数是有一些偏差的话 ，也会导致说我们举个例子啊 ， 正常我们的多核同步的时候是失效 ， 那这个时候其实会影响我们算力的利用率的 。

那对于 EDA 来讲 ， 就是说如何能把比如说我们十亿 、 百亿 、 千亿级的芯片布线 ， 那拆解成一些子任务 ， 那能让这个芯片的加速效率又快 ， 那这个可能是 EDA 能在里边能帮助的 。

那对于汽车电子的话 ， 我觉得最在乎的是安全吧 ， 可靠性 。 因为我们买一辆车 ， 可能不像手机 ， 手机我就用三年、 四年就换了 ， 那汽车可能十年、 十五年， 甚至二十年， 对吧 ？

比如说我要保证我的那个车规的芯片 ， 它可能会是一个比如说零下 30 度到甚至七八十度这样的一个芯片处理 ， 这样的一个范围 。

那我们要保证它的老化效应要和我们的建模误差要非常非常小 ， 对吧 ？ 那另外一个就是说需要我们的单点故障率要非常非常低 ， 要通过某些国际的认证 ， 那这样的话可以保证我们驾驶的时候更安全 。

那据我所知 ，EDA 它是有一些解题方案的 ， 就比如说新思的 EDA， 它可以提前注入一些故障检测 ， 那加速我们这个芯片验证流程 。

那另外的话 ， 我觉得之前的安思科技 ，他们 ISP 的仿真到封装到散热 ， 这些热核可以就是说提前暴露一些可能的热点 ， 那这样的话也这样的 ， 呃 ， 仿真模型可以提前就是暴露实际应用的一些问题吧 。

那我觉得其实在不同场景 ， 我觉得对 EDA 的挑战是不一样的 。 那当然从我刚才讲的来看 ，其实 EDA 也是有一些应对方案的 。

嗯 ， 温老有补充吗 ？

我就补充一点 ， 就是对于每个芯片来说都有共通性嘛 ， 就刚才那个温哥讲的 PPA 的那一部分 。 但是对于手机芯片来说 ， 首先它有超低功耗的要求 ， 这个的确是跟其他不太一样的 。

它除了做时钟的门控之外， 它还要做这个 port 门 ， 就是整个电源液的划分 。 那实际上手机芯片是整个就是我们讲的所有的芯片大类啊 ， 里面电源域划分最复杂的这个芯片 ， 它没有之一啊 ， 它就是最复杂的 。

它里面可能划分到不同的电源域 ， 比如说咱们屏幕关掉的时候 ， 里面很多的模块都已经全都关电了 ， 可能就留一个最小的小核在工作 ，其余的大核都都都关电了 。在这么复杂的电源域划分的这种情况下， 整个手机芯片要有很多的这种低功耗划分的这个导入 。

除了这个电源域划分之外， 包括动态电压调节啊 ， 这些特性也是在芯片后端芯片设计过程中， 我觉得是非常具有挑战的一个事情吧 。

EDA 其实也帮我们就芯片设计工程师也分担了很多事情 。 就刚才讲到的功耗 ，其实啪啦啪啦我写一个功能 ， 比如写个计数器 ， 我可能写了不同的代码 ， 用不同的方式去实现 ，但 EDA 工具它会帮我选一个最优的方案 ， 比如说我希望它功耗最省， 那它会最终形成一个综合之后映射的物理网表 ， 最形成一个最优的一个 solution 吧 ， 或者解决方案也好 。

就是说可能它可以有的时候也会释放我们工程师的一些脑力 ， 就把这些烦心事交给它去想 ， 我只要专注实现我的功能就可以了 。

嗯 ， 就其实我们刚刚在举例子的时候 ，其实也聊过很多次 。 新思呢 ， 它确实是呃 ， 目前 EDA 最头部的公司 ， 然后今年刚好是新思在中国 30 周年的一个跨国的超级大公司 。

它在中国已经深耕了很长的时间 ， 那它会在今年的 9 月 ， 按照惯例 ， 每年他们都会举办一场开发者的大会 。

就是我想听听看你们对于一开始接触到 EDA， 包括去参加这样的一些行业活动 ， 然后会有什么样的一些体感 。

就具体作为更外部的人来说 ， 大家可能比如说对苹果的 WWDC 会有一些体感 ，但是对于 EDA 来说 ， 可能普通人不会有那么强的感知 。

所以想听你们可以简单的延展一下 。

我能说每次自助餐是我最期待的环节吗 ？ 哈哈哈 ， 就是我是比较乐于去参与各种类似于新思这种开发者大会的 。其实那我每一次不仅仅关注我自己所在的领域 ， 就是说或者不关心我工作方面所在的技术的七分方向上， 我可能也会关心其他一些方向 ， 高性能计算啊 ， 然后 RISC-V 啊 ， 或者是汽车方面 。

每次开发者大会其实我觉得是相当于说我作为一个 EDA 公司 ， 我把很多芯片设计公司来召集到一起 ，其实也是一个相互学习的过程 。其实很多我们业界面对的难题都是一样的 ， 就是说我们面对这个问题 ， 那可能另外一家公司也有同样的问题 。

很有意思 ， 就是说我记得有次给新思他们提 case， 我说我需要这样这样的需求 ， 你们公司应该提供这样的功能 ， 你们需要你们的 R&D 部门去帮我解决这个问题 。

然后他们评估了一下说 ， 哎 ， 好像其他公司前几天也提过 。 那当我们几家公司给了这样的压力之后 ，他们就会去做这样一件事情 ， 说哦 ， 我们要增加这个新功能 。

对 ， 所以说每一次去参加开发者大会吧 ， 我觉得也算是一次说技术上的一个思维上的一个碰撞 。 然后呢 ， 慢慢的话也会认识很多熟人吧 ， 就是就是我觉得 EDA 公司它作为一个纽带 ， 可能把我们整个这个行业不同的人链接起来 ， 或者说做一个技术方向的人链接起来 ， 我觉得这个是比较有意义的 。

就是可能说我们借着这个机会 ，在某一个技术方向上， 把这个技术再往前推动一点点 ，有可能是说我有更好的 idea，有更好的架构去解决一些现实的难题 ， 对吧 ？

或者我觉得说 AI 可以赋能我们这个方向 ， 就是它有点像是把所有公司聚集起来 ， 我们一直在讨论最现实的方向 ，也有可能是说头脑风暴 ， 我去听了这个会议 ， 突然我就会想一些新点子 ， 那我就想把它带回去实现 ， 那明年的时候就可以来这个开发者大会 ， 把我们自己的这些内容啊 ， 或者工作上一些创新再展示给业界这样子 。其实我觉得这个是一个很

好的一个正向的循环的一个过程 。

我觉得他刚才说的比较好的一点就是 ， 你去开发者大会很多就是开阔眼界嘛 ， 就是你知道了这个新的这个概念 ，以后在工作中可能还刚才就能用到 ， 然后可能会用到 ， 或者能改善提升你的工作效率的这一部分 ， 或者是提升整个项目的工作效率的这一部分 ，是去开发这大会中最可能的一种情况啊 。

但是还有一个我个人比较关心的 ， 就是这种在开发者大会上这个 triplet 的解决方案 ，以及 triplet 的 IP，不论从 EDA 工具来说还是 IP 来说 ， 现在受限于这个环境嘛 ， 你能流片的这个芯片的大小 ， 或者是整个就如果想通过大算力的话 ， 通过 triplet 是一种目前看是比较可行的这种方式了 。

但 triplet 的话 ， 目前就是它整个的生态 ， 包括这种你要做多个新力码代码 ， 那你就代图代之间的一个互联 ，其实 UCIe 是一种啊 ， 就是目前看还不是特别的标准化 ，但是像新思这种大厂 ， 我觉得它应该就是带领这种标准化的浪潮 。

为什么呢 ？ 第一 ， 它具有这样的行业地位 ； 第二 ， 就是本身带领这个浪潮以后带来的这个收益本身是巨大的 ， 就是把这种代图代的这个互联 ， 包括代图代的这个 IP，以及在 triplet 上怎么来通过嗯 EDA 的流程来加速 EDA 的话 ， 我觉得我是非常期望能看到类似的这种 ，不论是 IP 的解决方案也好 ， 还是 EDA 的这种新功能也好 ， 算是一个期望吧 。

嗯 ， 明白 。其实到今天 8 月多 ， 然后今年已经大半年过去了嘛 ， 然后今年整体的一个芯片行业的动态的变化 ， 如果请两位各自用三个词来总结 ， 你们会选哪三个 ， 然后为什么 ？

第一个词我想应该是算力 ，因为目前整个中国的芯片市场 ， 大部分的现在的投资的机会都放在了算力芯片上， 然后基本上是类 GPU 或者是 TPU 相关的这种算力芯片 。

整个我们看到的 ， 包括已经上市的 ， 包括还在奔赴可创版的 ， 甚至就是初创的算力芯片公司也有很多 。

所以第一个肯定是算力 。 那第二个的话 ， 我想应该就是平稳 。 平稳是什么概念呢 ？ 就是我们看到前几年的话 ， 包括去年、 今年， 整个芯片行业会出现一些公司倒闭的情况 ， 会时有发生 。

但是目前从现在来看 ， 整个芯片市场还是处于一个起稳的这个状态 ， 就是虽然有很多倒闭的芯片公司 ，但是也有不断的初创的 ， 刚才说了这种算力的芯片公司在持续的诞生 ， 整个芯片的环境还是比较平稳的 。

那最后一个呢 ， 我想就是 AI。 那 AI 其实它已经赋能在我们整个芯片行业的各个方面了 。 然后因为我碰到的一个朋友 ，他之前在做后端的这种 data service 嘛 ， 然后他今年已经完全就转向了 AIGC 的这种操作 ， 就是想用 AI， 然后来赋能整个前端的芯片行业 ， 甚至包括后端的这种设计 ， 甚至包括我们最近在用的很多的 EDA 工具 ， 本身也带了很多 AI 的这种功能

， 可以加速你整个的这个仿真过程 。 我想的就是我们类似于同事这个芯片行业的工程师来讲 ， 就是能看到不论从前端还是从 EDA 这一端 ， 都能看到 AI 在持续的去赋能这个行业 ， 一个是这个行业在产生 ，在设计和生产更多的 AI 芯片 ； 另一个就发现这些 AI 算力逐渐在侵蚀也好 ， 赋能也好 ， 整个的这个芯片行业形成了这么一个循环 。其实我想说

的第一个词跟老哥最后一个是一样的 ， 我觉得首先是 AI 吧 。 我想从另外一个角度来讲一下这个 AI， 就是不知道大家有没有关注到 ， 就是投资方面的事情啊 ， 就是今年的数据 ， 今年第二季度的数据 ， 就是说受益于 AI 对于公司核心业务的推动 ， 那就北美四大云厂商 ， 包括谷歌 、 微软 、Meta 和亚马逊 ，2025 年第二季度他们的资本支出合计有 870 亿美元 ， 这是一个

历史新高 。 那目前来看 ， 就是 AI 的算力硬件已经成为投资领域的可以说是绝对中心吧 。 所以说 AI 对于芯片行业的影响 ，其实体现在方方面面 ， 从芯片设计 ， 包括我们 EDA 工具的 AI 化 ， 然后包括制造的存储 。

那我想说第二个词的话应该是异构集成 ， 就是现在异构其实也是一个非常热的技术方向 。 那以前可能我们认为说 ， 哎 ， 封装这个东西可能在产业链里边那比较靠后， 是不是技术含量没那么高 ， 它只是一个辅助的工艺 。

但是我觉得慢慢的来看 ， 就是封装已经开始慢慢成为一个性能的决胜点 。 我从几个侧面来解释一下， 首先就是说我们台积电的 CoWoS 产能 ， 说实话就很难排上班 。

就从公司角度来讲 ， 就是产能不够 ， 那你公司想来做这种 CoWoS 的那什么 ， 你要来排队 。 另一个就是说封装其实技术路线也是处于一个百家争鸣的状态吧 。

那我们比如说有面板级的封装 ， 那有去基板化的封装 ， 对吧 ？ 有扇出型面板级的封装 ， 那技术链其实也是百花齐放的状态 。

我想说这两个也是说 ， 就是可以从侧面反映说我们这个封装现在来讲也变得越来越重要 ， 就是我们封装从厚道的工序变为定义芯片性能关键 ， 甚至说我们现在整个芯片在立项的时候 ， 就要去考虑封装的问题 ， 对吧 ？

我有多少个不同的心力 ， 那每个心力是干什么的 。 然后有一个新思科技的预测 ， 就是今年年初的时候的预测 ， 就是整个 2025 年， 那将会有 50% 的新型的高性能计算芯片 ， 将采用 2.5D 或者 3D 的这种多心力的设计 。

可能我们到年底再看这个预测是不是可以成真 ，但是从我的感受来看啊 ， 或者从我对行业的了解来看 ， 我觉得这个 50% 是可以达到的 。

然后第三个词我想选的是垂直重构 。 那现在整个产业链 ，其实产业链是是有一些分工 ，是有些变化的 。

大家可能最熟知的就是英特尔的这种 IDM 2.0 的模式 ， 对吧 ？ 开始重拾就设计制造封装 ， 对整个全链条的控制 。

另一个是三星 ， 可能将来也计划将存储啊 、 逻辑啊 ， 还有代工三个部门的数据池打通 。 那这样呢 ，其实更好的有利于就是芯片的协同优化 。

然后现在来看 ， 就是为什么我说这个垂直重构 ，其实现在 Fabless 和那个 Foundry 也是处于一个深度绑定的状态 。

就比如说我们的台积电的和新思啊 ， 然后和 IP 厂商啊 ， 和封测厂 ，其实也都是处于一个深度绑定的状态 ， 就是有点像一站式的服务 。

我觉得从经验来看 ， 就 2025 年我们芯片行业在经历着一场 ， 就是从技术到产业链的这种垂直的革命 。

那现在我们开始用 AI 去定义需求 ， 就比如说我们以前可能是编程语言 ， 那现在我们开始用自然语言去定义它的需求 。

那异构集成也开始慢慢成为这个行业的突破瓶颈吧 。 我觉得这种整合也在慢慢的改变了整个行业的格局 。

如果是说画一张那个 26 年到 36 年的一个行业的地图 ， 我想知道两位会把重心标在哪里 ， 就比如说是 AI 化还是平台化 ， 还是系统级的协同 ， 然后想听听你们各自的理由 。

对 ，其实我们之前一直在聊 AI。 对 ， 对 ， 这里我想跑一点 ， 我觉得我想选一个不同的观点 ， 就是系统级的协同吧 。

我觉得就是 AI 像我刚才有提到的 ， 可能中短期内还是有一点局限 ， 就是我们 AI 还是在做单点的技术优化 。

那我觉得做垂直整合的这个系统级协同 ， 可能会更重要一些 。 首先就是我觉得现在我们的模拟定律在放缓 ， 然后呢 ， 我觉得工艺呢 ， 就是也慢慢在突破极限 。

虽然说我们在说什么 5 纳米 、3 纳米 、2 纳米 ，但实际上当我们去看它的晶片结构 ， 它的真正的导电沟道长度 ， 就是原来我们最开始定义这个几纳米的芯片 ， 它可能还在 10 纳米以上 ， 甚至 12 纳米 、14 纳米 ， 大概这样一个宽度 。

所以说系统级协同就是需要我们把不同环节上下游的技术结合起来 ， 然后一起去推动这个呃芯片也好 ， 或者算力也好的一些变革吧 。

所以说我这里面提的是系统级协同 ， 包括我们的先进封装 ， 对吧 ？ 包括软件间一体 ， 然后包括我们整个芯片的一个生态 ， 包括像 CUDA， 对吧 ？

从我们单芯片的这种算力 ， 或者硬件本身能力 ， 然后到我们的软件生态 ， 这样一个全站的交付能力 ， 这样的一个协同 。其实我我觉得另外一个就是说 ，不仅仅是说软硬件啊 ， 然后不同技术的协同 ，有的时候可能还要像我们刚才提到的 PPA 这种的协同 ， 这些协同可以把我们功耗 、 面积和成本这些东西达到一个比较好的结果 。

所以说如果我们以系统协同就作为一个轴心的话 ， 我们向左边 ， 产业链的左边 ， 我们把这个材料啊 、 器件啊 、 制造做一些垂直整合 ， 然后呢 ， 我们向右边就更软件一些 ， 比如说我们的算法呀 、 我们的框架呀 、 我们的场景啊 ， 把这些生态做一个闭环 。

我觉得有可能是这样的系统级协同 ， 可以帮助我们打破整个半导体行业发展周期 ， 或者是说延续模拟定律吧 ， 或者是再创造出一个新的模拟定律出来 。

好 ， 延续刚才的那个思路哈 ， 就是我觉得 AI 是整个未来 5 年中绕不过去的一个关键点 。 我记得原来就是有一个例子啊 ， 就是现在都是那种哦 ， 说什么做不了超级个体 ， 就是一个人可以做什么 ， 那一个人其实可以开发一个 APP， 对不对 ？

那一个人其实可以开发一本书 ， 对吧 ？ 那都是一个人能做的 。 但是其实就有一个提到说 ， 一个人是做不了这个芯片开发的嘛 ，因为芯片本身是一个我们反过来讲 ， 它是一个非常结构化的东西 。

它开始的从架构设计 、 仿真 、 验证后端 ， 然后去推掉哪块芯片来封装 ， 对 ，但其实是一个门槛比较高的 。

但是 AI 如果能把这个门槛拉下来的话 ， 当然资金门槛是不可能拉下来的哈 ，但是人力投入的门槛如果能降下来的话 ， 实际上我理解是能促进这个行业更多的繁荣周期的 。

因为正常的那个芯片 ， 它之所以是一个重头产 ， 就是它迭代起来会比较慢嘛 。 但是如果 AI 的赋能能促使第一 ， 人力成本的投入的减少 ， 第二 ， 整个周期的缩短 ， 那这样实际上是能大大压缩整个行业内的投入的 。

一个很精炼的小团队 ，是不是就可以做到这个事情 ？ 然后如果这个验证的周期能缩短的话 ， 整个这个迭代的周期就会增加 ， 然后变相的就会带来芯片行业的这个繁荣 。

现阶段的 AI， 就像温戈说的 ， 只能做单点的优化嘛 。 如果未来的话 ， 可能能做到类似的这种情况的话 ， 整个行业的前景就会完全不一样了 。

哦 ， 我觉得你说这个挺有意思的 ， 这个让我想到就是 80 年代末到 90 年代初的时候 ，其实当时是有这个 Fabless 的热潮嘛 。

那会儿其实是在就之前我自己又造芯片 ， 然后又设计芯片的那个基础上， 就英特尔那个年代 ，在那个基础上， 它的投入是变小了的 ， 就相对来说 。

然后就有比如说像英伟达这样这一批 ， 这种我自己不做制造 ， 我只做设计的公司成长起来 。 然后现在你刚说的那个图景 ， 可能是说 AI 它又带来一个这种投入也许会变少的这么一波机会 ， 然后很多更小的团队 ， 或者说它投入的资金要求没有那么高的团队 ， 它有可能能进入到这个市场 ， 然后可能会带来一些不一样的想法 ， 一些不一样的产品 ，以

及大家的迭代速度会变快 。 这个我觉得是可以观察一下是否会出现这个现象 。

行 ， 做个预言家 ， 哈哈哈 。

嗯 ， 对对对 。 嗯 ， 我相信两位不管是接触说自己的师弟师妹 ， 可能会有一些交流 ， 对吧 ？ 然后可能日常在工作当中也会接触到很多新入行的新人。

我记得 2012 年那个时候 ， 可能是整个行业泡沫比较多的时候 ， 就有很多很多的人涌入到这个行业 。

那现在可能像刚刚二位也有提到 ， 整个行业是更加平稳稳态的一个状态 。 然后最后其实想请你们给新入行的人， 给他们提一些建议 ， 比如说他们最值得培养的能力是在哪一块 ， 你们作为资深的从业者 ， 能够给他们给到什么样的建议和帮助 。

我觉得第一个就是要有好奇心嘛 ， 起码你要愿意在这个行业内做 ， 那对于整个芯片行业的所有的你要做的那一块 ， 比如我是设计工程师 ， 那对一些新的这个设计的这些工具 ， 包括新的设计的这些 IP， 包括整个这个架构 ， 对吧 ？

都要有一些好奇心 。 我验证的话 ， 我就要对一些新的验证方法学 ， 对吧 ？ 时刻得有一个就是不断提升自己的这种心态 ，而不是说我今天能这样工作就完事了 。

有这样的这个想法的人 ，是特别适合做芯片的这个工作的 。 然后另外一个就是解决问题的这个能力 ， 或者是这个专注度吧 。

解决问题的能力就是你不论是什么问题的话 ， 你自己能够从头来分析这个问题的原因是什么 ， 问题出在哪儿 ， 怎么来解决这个问题啊 ？

然后为什么这个解决问题的方法会更好 ， 然后如何以后避免这些问题啊 。 如果能完成这样一个闭环 ， 就一个问题一个问题的闭环 ， 我觉得就可能很快的成长为一个专家性的人才 。

主要就说这两点 ， 一是好奇心 ， 另一个就是解决问题的能力 。

就我想把这个建议从那个 AMD CEO 苏姿丰苏妈那拿过来 ， 就是快速学习的能力 。 过去几十年， 或者说未来 ， 我们肯定是处于一个技术爆炸的年代 ， 对吧 ？

我觉得快速学习能力应该是芯片人必备的技能 。 就是说当一个资深的工程师或者专家 ， 那他可能需要两三周的事情 ， 被一个 AI 花几个小时干完了 ， 那他来干啥呢 ？

他应该来驾驭这些聪明的工具 。其实就像我讲的 ， 很多工程师他不仅仅是专注于自己的这一块的经验 ， 那他应该去学习更先进工艺的经验 ，他应该去学习使用 AI， 然后制造 AI， 开发 AI，他应该去学习这些 ，他应该去把自己的精力和脑力放在更高的来往去看待这些事情 。其实在很多外人看来说 ， 芯片设计是一项很高深的工作啊 ， 很有创造性怎么样 ，但其

实就我的感受来看啊 ，不知道歪睿老哥怎么样 ， 我觉得 70% 的工作还是很枯燥的 。 说白了一点就是高级一点的搬砖人。

对于做 EDA 也好 ， 做芯片设计也好 ，其实我觉得快速学习的能力 ， 可以说是未来必备的一个生存法则吧 。

我举个例子说 ， 刚才啊有提到说像新思这样 ，他也会给学校提供一些教育的优惠 ， 或者是免费的使用 ， 或者是有些学生在使用学校里面的 EDA， 那其实这个 EDA 它是业界最先进的吗 ？

可能不是 ， 或者说也根本用不到 。 那很有可能这些东西 ， 刚才的课程啊 ，他们用的软件是之后的 。

对 ， 所以这个时候 ， 当你从学校的进入到业界 ， 你必须有一个快速的学习能力 。 你需要学会最新的设计方法学 ， 你可以从一些祖传包浆的那些设计的脚本 ， 你要学到最新的语言 ， 比如我可以从 Pro 到 Python， 可能用 Python。

所以说快速学习里 ， 可以让我们工程师驾驭比自己更聪明的工具 。 那这个时候 ， 我们可能以前我们是一个知识存储器 ， 我们学了很多东西 ， 那我们可以把它变成一个知识路由器 ， 我们去连接各种碎片信息 ， 然后构建一个动态的知识网 ， 然后或者是搭建我们自己的知识库 。

那我们也可以从一个工具的使用者 ， 变为一个 AI 的训练师 ， 对吧 ？ 我们去理解算法的本质 ， 我们去引导工具的进化 ， 我们可以把这些经验沉淀下来 ， 然后反过来去反哺行业的生态 。

我记得之前看新思的 CEO，他有讲过一句话 ，他说未来是属于学习敏捷型的工程师 。 我觉得这一点我非常同意 。

那这个其实有点和歪睿老哥讲的好奇心是有点类似的 。 你学习敏捷型的 ， 然后你可以用你的好奇心去打破一些技术壁垒 ， 对吧 ？

然后在你的职业生涯去开辟一些确定的路径 ， 或者是做一些创新 。 对 ， 我觉得这是我们芯片啊 ， 或者做 EDA 人最帅的姿态吧 。

就我记得我在高中的时候 ， 我们语文老师就骂我们 ， 说什么 ：" 哎呀 ， 你们这些人一个个的 ， 就是不是你们留个沙发上的发型 ， 你染个黄毛 ， 整个纹身 ， 你跟人家去打仗 ， 你要把数学给我学好了 ， 你把物理给我学好了 ， 你写了一手好文章 。"

我觉得这个才是真正的帅 。 回到我们呃 EDA 工程师也好 ， 芯片工程师也好 ， 你去拥有好奇心 ， 敢于去拥抱前沿的技术 ， 拥有快速学习能力 ， 能快速掌握最前沿的技术 ， 这才是我们最为需要的一个生存技能吧 。

今天其实关于 EDA 也聊到了方方面面 ，不管是像大多数人， 普通人去解释 EDA 到底扮演什么样角色 ， 它为什么重要 ， 它的门槛在哪里 。

我们也看到了头部的一些公司怎么样去成长起来 ， 然后以及在今天 AI 算力爆发的情况下， 它扮演什么样的角色 ， 给工程师带来哪些的帮助 。

我们今天晚点聊也非常荣幸 ， 非常开心能够与两位非常资深的从业者进行这样一场深度的对话 。

呃 ， 我觉得我自己 ， 包括可能听众朋友们 ，也会从中收获很多 。 我们跟听众朋友们说一声再见 。

嗯 ， 好的 ， 各位拜拜 。

拜拜 。

嗯 ， 好 ， 谢谢 ， 拜拜 。

各位拜拜 。

本期节目就到这里 ， 感谢收听 。 如果你对今天聊的话题有观察 、 好奇或疑问 ， 欢迎在评论区分享想法 ， 这也会成为我们节目的一部分 ， 让整个讨论更完整 。

你也可以把我们的节目分享给对这个话题感兴趣的朋友 ， 欢迎推荐更多你想听的主题和嘉宾 。

你可以从小宇宙 、 苹果 Podcast 等渠道关注晚点聊 LateTalk，也欢迎关注我们的公众号晚点 LatePost。 下期再见

。